Pertemuan 12 (Rangkaian Sekuensial – Counter/Pencacah)

Tujuan Pembelajaran

1. Membedakan perilaku dan rangkaian pencacah sinkron dan asinkron
2. Merancang dan menganalisis rangkaian pencacah naik/turun sinkron/asinkron serta menganalisisnya
3. Merancang, menganalisis dan menguji implementasi rangkaian sekuensial menggunakan IC TTL

12.1 Pendahuluan

Rangkaian counter ini dapat digunakan melakukan beberapa fungsi, misalnya :
– Menghitung kejadian dari suatu event
– Membangkitkan interval waktu untuk mengontrol pekerjaan-pekerjaan (task) di sistem digital
– Menghitung waktu mundur antar event
– Menyediakan alamat baru di pencacah program (PC)

Rangkaian counter yang paling sederhana dapat dibuat dengan menggunakan flip-flop T
– Flip-Flop T secara natural cocok untuk diimplementasikan di operasi pencacahan

Pencacah Sinkron dan Asinkron
– Pencacah asinkron dibentuk dengan memberikan sinyal Clk ke terminal detak satu flip-flop
— Masukan detak untuk flip-flop berikutnya diperoleh dari keluaran flip-flop sebelumnya (efek serupa RCA)
— Lambat karena sumber Clk merambat dari satu flip-flop ke flip-flop lainnya

Pencacah sinkron dibentuk dengan memberikan sinyal Clk ke semua flip-flop di waktu yang sama
– Semua flip-flop menggunakan sumber detak yang sama
– Mempunyai respon yang lebih cepat daripada pencacah asinkron

12.2 Pencacah Asinkron

Pencacah Naik dengan Flip-Flop T
Pencacah 3-bit yang dapat mencacah 0 sampai 7 atau pencacah module-8
– Masukan clock untuk ketiga flip-flop dikoneksikan secara kaskade
— flip-flop pertama terkoneksi ke Clock
— flip-flop berikutnya, sinyal clocknya didrive dari keluaran Q flip-flop sebelumnya
— Rangkaian seperti ini disebut sebagai pencacah asinkron atau pencacah ripple

Masukan T tiap flip-flop dikoneksikan ke konstan 1
– State tiap flip-flop akan dibalik (toggle) setiap transisi naik clocknya

Diagram Pewaktuan Pencacah Naik

Nilai Q₀ akan toggle setiap clock cycle
– Perubahan terjadi setelah transisi naik sinyal clock

Nilai Q₁ akan toggle setelah transisi turun dari Q₀, demikian juga Q₂

Nilai Q₂ Q₁ Q₀ menunjukkan nilai pencacahnya

Pencacah Turun dengan Flip-flop T

Mirip dengan rangkaian pencacah naik, kecuali masukan clock flip-flop kedua dan seterusnya berasal dari
keluaran Q flip-flop sebelumnya

Diagram Pewaktuan Pencacah Turun

Nilai Q₀ akan toggle setiap clock cycle
– Perubahan terjadi setelah transisi naik sinyal clock

Nilai Q₁ akan toggle setelah transisi naik dari Q₁, demikian juga Q₂

Latihan

Desain pencacah naik/turun 3-bit menggunakan flip-flop T. Sebuah masukan kontrol Up=Down harus disertakan.
Jika Up=Down = 0 rangkaian berfungsi sebagai pencacah naik. Jika Up=Down = 1 rangkaian berfungsi
sebagai pencacah turun.

12.3 Pencacah Sinkron

Dapat dibentuk dengan TFF

Perilaku Pencacah Naik

masukan T tiap TFF akan bernilai sebagai berikut:

Implementasi rangkaian pencacah sinkron tersebut membutuhkan gerbang AND.
– Masukan T₀ dihubungkan logika 1, sehingga Q₀ akan membalik setiap transisi naik Clk
– Masukan T₁ dihubungkan dengan Q₀
– Masukan T₂ membutuhkan gerbang AND-2 untuk memperoleh Q₀Q₁
– Masukan T₃ membutuhkan gerbang AND-3 untuk memperoleh Q₀Q₁Q₂

Masalah fan-in: pencacah n bit akan membutuhkan gerbang AND n – 1

Faktorisasi untuk mengatasi fan-in

Diagram Pewaktuan

Pencacah Naik n-Bit

Untuk sebarang pencacah naik n bit, rangkaiannya dapat dibentuk dengan persamaan masukan T_n sebagai berikut:

Pencacah Sinkron dengan Enable dan Clear

12.4 Pencacah Sinkron dengan DFF

Pencacah akan mempunyai urutan nilai 0, 1, 2, 3, · · · ; 15, 0, 1; · · ·

Nilai pencacah ini diberikan oleh keluaran DFF Q₃Q₂Q₁Q₀

Pencacah akan aktif saat Enable = 1. Saat Enable = 0 maka nilai pencacah tidak berubah
– Nilai Q₀ akan membalik (toggle) setiap transisi naik Clk. Agar Q₀ membalik di transisi naik Clk berikutnya, maka nilai D₀ harus bernilai Q₀ saat Enable = 1 . Persamaannya adalah D₀ = Q₀ ⊕ Enable
– Nilai Q₁ akan membalik setelah nilai Q₀ = 1. Agar Q₁ membalik di transisi naik Clk berikutnya, maka nilai D₁ harus bernilai Q₁ saat Q₀ = 1 dan Enable = 1 . Persamaannya adalah D₁ = Q₁ ⊕ Q₀ · Enable
I Nilai Q₂ akan membalik setelah nilai Q₁ Q₀ = 11. Agar Q₂ membalik di transisi naik Clk berikutnya, maka nilai D₂ harus bernilai Q2 saat Q1 = 1, Q0 = 1 dan Enable = 1 . Persamaannya adalah D₂ = Q₂ ⊕ Q₁ · Q₀ · Enable
I Nilai Q₃ akan membalik setelah nilai Q₂ Q₁ Q₀ = 111. Agar Q₃ membalik di transisi naik Clk berikutnya, maka nilai D₃ harus bernilai Q3 saat Q₂ = 1, Q₁ = 1, Q₀ = 1 dan Enable = 1. Persamaannya adalah D₃ = Q₃ ⊕ Q₂ · Q₁ · Q₀ · Enable

Untuk pencacah yang lebih besar, masukan D di tiap DFF bernilai Di = Qi ⊕ Qi-1 · Qi-2 · · · Q1 · Q0 · Enable
-> masalah fan-in

Rangkaian Pencacah Sinkron DFF

Rangkaian Pencacah Sinkron dengan Load Paralel

12.5 IC TTL Pencacah

IC 74393: Dual Pencacah Asinkron 4 Bit

IC 74393: Fungsi Logika

IC 74193: Dual Pencacah Sinkron 4 Bit, Naik/Turun

IC 74193: Fungsi Logika

IC 74193: Perilaku

Pencacah Sinkron n x 4 Bit (Menggunakan 74193)

Ringkasan Kuliah

Yang telah kita pelajari tentang rangkaian sekuensial adalah:
– Elemen rangkaian sekuensial berupa latch dan flip-flop:
— Latch: RS-latch, D-latch, gated latch
— Flip-flop : master-slave D flip-flop, edge-trigerred flip-flop, T flip-flop dan JK flip-flop
— Perbedaan antara latch dan flip-flop

– Register dan pencacah
— Register data dan register geser
— Pencacah asinkron dan sinkron

Tugas

Kumpulkan 1 pdf Materi tentang Counter beserta implementasi dalam dunia sistem komputer (wajib ada daftar pustaka)

Daftar Pustaka

1. Datasheet CD4043BE (Texas): Quad Latch SR NOR.
http://www.ti.com/lit/gpn/CD4043B
2. Datasheet CD4044BE (Texas), 54LS279 , 74LS279: Quad Latch SR NAND.
http://www.ti.com/lit/gpn/CD4044B
3. Datasheet SN74LS74A: Dual D-type Positive-Edge-Trigerred Flip-Flops with Preset and Clear.
http://www.ti.com/lit/gpn/SN74LS74A